पीसीआई-एसआईजी संगठन ने पीसीआईई 6.0 विनिर्देश मानक v1.0 के आधिकारिक रिलीज की घोषणा की है, जो कि पूर्ण होने की घोषणा है।
परंपरा को जारी रखते हुए, बैंडविड्थ की गति दोगुनी होकर x16 पर 128GB/s (एकदिशात्मक) तक पहुँच जाती है, और चूँकि PCIe तकनीक पूर्ण-द्वैध द्विदिशात्मक डेटा प्रवाह की अनुमति देती है, इसलिए कुल द्वि-मार्गी थ्रूपुट 256GB/s है। योजना के अनुसार, मानक के प्रकाशन के 12 से 18 महीने बाद, यानी लगभग 2023 तक, व्यावसायिक उदाहरण पहले सर्वर प्लेटफ़ॉर्म पर उपलब्ध होंगे। PCIe 6.0 जल्द से जल्द साल के अंत तक आ जाएगा, जिसकी बैंडविड्थ 256GB/s होगी।
तकनीक की बात करें तो, PCIe 6.0 को PCIe के लगभग 20 साल के इतिहास में सबसे बड़ा बदलाव माना जा रहा है। सच कहें तो, PCIe 4.0/5.0, 3.0 का एक छोटा-सा बदलाव है, जैसे कि NRZ (नॉन-रिटर्न-टू-ज़ीरो) पर आधारित 128b/130b एन्कोडिंग।
PCIe 6.0 को PAM4 पल्स AM सिग्नलिंग, 1B-1B कोडिंग पर स्विच किया गया है, एक सिग्नल चार एन्कोडिंग (00/01/10/11) अवस्थाओं में हो सकता है, जो पिछली स्थिति से दोगुना है, जिससे 30GHz तक की आवृत्ति प्राप्त होती है। हालाँकि, चूँकि PAM4 सिग्नल NRZ की तुलना में अधिक नाज़ुक होता है, इसलिए यह लिंक में सिग्नल त्रुटियों को ठीक करने और डेटा अखंडता सुनिश्चित करने के लिए FEC फ़ॉरवर्ड एरर करेक्शन मैकेनिज़्म से लैस है।
PAM4 और FEC के अलावा, PCIe 6.0 में अंतिम प्रमुख तकनीक तार्किक स्तर पर FLIT (फ्लो कंट्रोल यूनिट) एन्कोडिंग का उपयोग है। वास्तव में, PAM4, FLIT कोई नई तकनीक नहीं है। 200G+ अल्ट्रा-हाई-स्पीड ईथरनेट में इसका उपयोग लंबे समय से किया जा रहा है, लेकिन PAM4 का बड़े पैमाने पर प्रचार नहीं हो पाया है, क्योंकि इसकी भौतिक परत की लागत बहुत अधिक है।
इसके अलावा, PCIe 6.0 पिछड़े संगत बना हुआ है।
PCIe 6.0, पारंपरिक रूप से I/O बैंडविड्थ को दोगुना करके 64GT/s तक बढ़ाता है, जो वास्तविक PCIe 6.0X1 यूनिडायरेक्शनल बैंडविड्थ 8GB/s, PCIe 6.0×16 यूनिडायरेक्शनल बैंडविड्थ 128GB/s, और PCIe 6.0×16 द्विदिशात्मक बैंडविड्थ 256GB/s पर लागू होता है। PCIe 4.0 x4 SSDS, जिनका आज व्यापक रूप से उपयोग किया जाता है, को ऐसा करने के लिए केवल PCIe 6.0 x1 की आवश्यकता होगी।
PCIe 6.0, PCIe 3.0 के युग में शुरू की गई 128b/130b एन्कोडिंग को जारी रखेगा। मूल CRC के अलावा, यह ध्यान रखना दिलचस्प है कि नया चैनल प्रोटोकॉल PCIe 5.0 NRZ की जगह, ईथरनेट और GDDR6x में इस्तेमाल होने वाले PAM-4 एन्कोडिंग को भी सपोर्ट करता है। एक ही चैनल में समान समय में ज़्यादा डेटा पैक किया जा सकता है, साथ ही, इसमें कम-विलंबता वाला डेटा त्रुटि सुधार तंत्र भी है जिसे फ़ॉरवर्ड एरर करेक्शन (FEC) कहा जाता है, जिससे बैंडविड्थ बढ़ाना संभव और विश्वसनीय हो जाता है।
कई लोग सवाल कर सकते हैं कि PCIe 3.0 बैंडविड्थ अक्सर इस्तेमाल नहीं होती, तो PCIe 6.0 का क्या उपयोग है? कृत्रिम बुद्धिमत्ता समेत डेटा-खपत वाले अनुप्रयोगों में वृद्धि के कारण, तेज़ ट्रांसमिशन दर वाले IO चैनल पेशेवर बाज़ार में ग्राहकों की माँग बनते जा रहे हैं, और PCIe 6.0 तकनीक की उच्च बैंडविड्थ, एक्सेलरेटर, मशीन लर्निंग और HPC अनुप्रयोगों सहित उच्च IO बैंडविड्थ की आवश्यकता वाले उत्पादों के प्रदर्शन को पूरी तरह से अनलॉक कर सकती है। PCI-SIG को बढ़ते ऑटोमोटिव उद्योग से भी लाभ होने की उम्मीद है, जो सेमीकंडक्टर्स के लिए एक हॉट स्पॉट है, और PCI-स्पेशल इंटरेस्ट ग्रुप ने ऑटोमोटिव उद्योग में PCIe तकनीक को अपनाने को बढ़ाने पर ध्यान केंद्रित करने के लिए एक नया PCIe टेक्नोलॉजी वर्किंग ग्रुप बनाया है, क्योंकि बैंडविड्थ के लिए पारिस्थितिकी तंत्र की बढ़ती माँग स्पष्ट है। हालाँकि, चूँकि माइक्रोप्रोसेसर, GPU, IO डिवाइस और डेटा स्टोरेज को डेटा चैनल से जोड़ा जा सकता है, PC को PCIe 6.0 इंटरफ़ेस का समर्थन प्राप्त करने के लिए, मदरबोर्ड निर्माताओं को उच्च गति वाले सिग्नल को संभालने में सक्षम केबल की व्यवस्था करने में अतिरिक्त सावधानी बरतने की आवश्यकता है, और चिपसेट निर्माताओं को भी प्रासंगिक तैयारी करने की आवश्यकता है। इंटेल के एक प्रवक्ता ने यह बताने से इनकार कर दिया कि PCIe 6.0 समर्थन उपकरणों में कब जोड़ा जाएगा, लेकिन पुष्टि की कि उपभोक्ता Alder Lake और सर्वर साइड Sapphire Rapids और Ponte Vecchio PCIe 5.0 का समर्थन करेंगे। NVIDIA ने भी यह बताने से इनकार कर दिया कि PCIe 6.0 कब पेश किया जाएगा। हालाँकि, डेटा केंद्रों के लिए BlueField-3 DPU पहले से ही PCIe 5.0 का समर्थन करते हैं; PCIe विनिर्देश केवल उन कार्यों, प्रदर्शन और मापदंडों को निर्दिष्ट करता है जिन्हें भौतिक परत पर लागू करने की आवश्यकता है, लेकिन यह निर्दिष्ट नहीं करता है कि इन्हें कैसे लागू किया जाए। दूसरे शब्दों में, निर्माता कार्यक्षमता सुनिश्चित करने के लिए PCIe की भौतिक परत संरचना को अपनी आवश्यकताओं और वास्तविक स्थितियों के अनुसार डिज़ाइन कर सकते हैं! केबल निर्माता अधिक स्थान का उपयोग कर सकते हैं!
पोस्ट करने का समय: जुलाई-04-2023
