PCIe 5.0 विनिर्देशों का परिचय

• PCIe 5.0 विनिर्देशों का परिचय

PCIe 4.0 विनिर्देश 2017 में पूरा हो गया था, लेकिन AMD की 7nm Rydragon 3000 श्रृंखला तक उपभोक्ता प्लेटफार्मों द्वारा इसका समर्थन नहीं किया गया था, और इससे पहले केवल सुपरकंप्यूटिंग, एंटरप्राइज़-क्लास हाई-स्पीड स्टोरेज और नेटवर्क डिवाइस जैसे उत्पाद ही PCIe 4.0 तकनीक का उपयोग करते थे। हालाँकि PCIe 4.0 तकनीक का अभी तक बड़े पैमाने पर उपयोग नहीं किया गया है, PCI-SIG संगठन लंबे समय से एक तेज़ PCIe 5.0 विकसित कर रहा है, सिग्नल दर वर्तमान 16GT/s से दोगुनी होकर 32GT/s हो गई है, बैंडविड्थ 128GB/s तक पहुँच सकती है, और संस्करण 0.9/1.0 विनिर्देश पूरा हो चुका है। PCIe 6.0 मानक के v0.7 संस्करण का पाठ सदस्यों को भेज दिया गया है, और मानक का विकास पटरी पर है। PCIe 6.0 की पिन दर 64 GB/s तक बढ़ा दी गई है, जो PCIe 3.0 की तुलना में 8 गुना है, और x16 चैनलों में बैंडविड्थ 256 GB/s से भी ज़्यादा हो सकती है। दूसरे शब्दों में, PCIe 3.0 x8 की वर्तमान गति प्राप्त करने के लिए केवल एक PCIe 6.0 चैनल की आवश्यकता होती है। जहाँ तक संस्करण 0.7 का सवाल है, PCIe 6.0 ने मूल रूप से घोषित अधिकांश सुविधाएँ प्राप्त कर ली हैं, लेकिन बिजली की खपत में अभी और सुधार हुआ है।d, और मानक ने हाल ही में L0p पावर कॉन्फ़िगरेशन गियर पेश किया है। बेशक, 2021 में घोषणा के बाद, PCIe 6.0 जल्द से जल्द 2023 या 2024 में व्यावसायिक रूप से उपलब्ध हो सकता है। उदाहरण के लिए, PCIe 5.0 को 2019 में मंज़ूरी मिली थी, और अब इसके अनुप्रयोग मामले सामने आए हैं।

पिछले मानक विनिर्देशों की तुलना में, PCIe 4.0 विनिर्देश अपेक्षाकृत देर से आए। PCIe 3.0 विनिर्देश PCIe 4.0 के लॉन्च के 7 साल बाद, 2010 में जारी किए गए थे, इसलिए PCIe 4.0 विनिर्देशों का जीवनकाल छोटा हो सकता है। विशेष रूप से, कुछ विक्रेताओं ने PCIe 5.0 PHY भौतिक परत उपकरणों को डिज़ाइन करना शुरू कर दिया है।

PCI-SIG संगठन को उम्मीद है कि ये दोनों मानक कुछ समय तक एक साथ मौजूद रहेंगे, और PCIe 5.0 का इस्तेमाल मुख्य रूप से उच्च-प्रदर्शन वाले उपकरणों, जैसे कि AI के लिए GPU, नेटवर्क उपकरणों आदि के लिए किया जाता है, जिसका अर्थ है कि PCIe 5.0 के डेटा सेंटर, नेटवर्क और HPC परिवेशों में आने की संभावना ज़्यादा है। कम बैंडविड्थ आवश्यकताओं वाले उपकरण, जैसे कि डेस्कटॉप, PCIe 4.0 का इस्तेमाल कर सकते हैं।

PCIe 5.0 के लिए, सिग्नल दर को PCIe 4.0 के 16GT/s से बढ़ाकर 32GT/s कर दिया गया है, तथा अभी भी 128/130 एन्कोडिंग का उपयोग किया जा रहा है, तथा x16 बैंडविड्थ को 64GB/s से बढ़ाकर 128GB/s कर दिया गया है।

बैंडविड्थ को दोगुना करने के अलावा, PCIe 5.0 अन्य बदलाव भी लाता है, जैसे सिग्नल की अखंडता, PCIe के साथ बैकवर्ड कम्पैटिबिलिटी, और अन्य कई सुधार करने के लिए इलेक्ट्रिकल डिज़ाइन में बदलाव। इसके अलावा, PCIe 5.0 को नए मानकों के साथ डिज़ाइन किया गया है जो लंबी दूरी पर विलंबता और सिग्नल क्षीणन को कम करते हैं।

PCI-SIG संगठन को उम्मीद है कि इस साल की पहली तिमाही में विनिर्देश का 1.0 संस्करण पूरा हो जाएगा, लेकिन वे मानक विकसित तो कर सकते हैं, लेकिन टर्मिनल डिवाइस को बाज़ार में कब उतारा जाएगा, इस पर उनका कोई नियंत्रण नहीं है। उम्मीद है कि पहला PCIe 5.0 डिवाइस इसी साल लॉन्च होगा, और 2020 में और उत्पाद सामने आएंगे। हालाँकि, उच्च गति की आवश्यकता ने मानक निकाय को PCI एक्सप्रेस की अगली पीढ़ी को परिभाषित करने के लिए प्रेरित किया है। PCIe 5.0 का लक्ष्य कम से कम समय में मानक की गति को बढ़ाना है। इसलिए, PCIe 5.0 को बिना किसी अन्य महत्वपूर्ण नई सुविधाओं के केवल PCIe 4.0 मानक तक गति बढ़ाने के लिए डिज़ाइन किया गया है।

उदाहरण के लिए, PCIe 5.0 PAM 4 सिग्नलों का समर्थन नहीं करता है और इसमें केवल वे नई विशेषताएं शामिल हैं जो PCIe मानक को न्यूनतम संभव समय में 32 GT/s का समर्थन करने में सक्षम बनाती हैं।

हार्डवेयर चुनौतियाँ

पीसीआई एक्सप्रेस 5.0 को सपोर्ट करने वाला उत्पाद तैयार करने में सबसे बड़ी चुनौती चैनल की लंबाई से संबंधित होगी। सिग्नल की दर जितनी तेज़ होगी, पीसी बोर्ड से होकर गुजरने वाले सिग्नल की वाहक आवृत्ति उतनी ही ज़्यादा होगी। दो प्रकार की भौतिक क्षति, इंजीनियरों द्वारा पीसीआईई सिग्नल के प्रसार की सीमा को सीमित करती है:

· 1. चैनल का क्षीणन

· 2. पिन, कनेक्टर, थ्रू-होल और अन्य संरचनाओं में प्रतिबाधा असंततता के कारण चैनल में होने वाले प्रतिबिंब।

PCIe 5.0 विनिर्देश 16 GHz पर -36dB क्षीणन वाले चैनलों का उपयोग करता है। 16 GHz की आवृत्ति 32 GT/s डिजिटल सिग्नल के लिए Nyquist आवृत्ति का प्रतिनिधित्व करती है। उदाहरण के लिए, जब PCIe5.0 सिग्नल शुरू होता है, तो इसका सामान्य पीक-टू-पीक वोल्टेज 800 mV हो सकता है। हालाँकि, अनुशंसित -36dB चैनल से गुजरने के बाद, खुली आँख जैसी कोई भी समानता समाप्त हो जाती है। केवल ट्रांसमीटर आधारित समतुल्यकरण (डी-एक्सेंचुएटिंग) और रिसीवर समतुल्यकरण (CTLE और DFE का संयोजन) लागू करके ही PCIe5.0 सिग्नल सिस्टम चैनल से होकर गुजर सकता है और रिसीवर द्वारा सटीक रूप से व्याख्या किया जा सकता है। PCIe 5.0 सिग्नल की न्यूनतम अपेक्षित आँख की ऊँचाई 10mV (समतुल्यकरण के बाद) है। यहां तक कि लगभग पूर्ण निम्न-कंपन ट्रांसमीटर के साथ भी, चैनल का महत्वपूर्ण क्षीणन सिग्नल के आयाम को उस बिंदु तक कम कर देता है, जहां प्रतिबिंब और क्रॉसटॉक के कारण होने वाली किसी भी अन्य प्रकार की सिग्नल क्षति को आंख को बहाल करने के लिए बंद किया जा सकता है।