PCIe 5.0 विनिर्देशों का परिचय

• PCIe 5.0 विनिर्देशों का परिचय

PCIe 4.0 विनिर्देश 2017 में पूरा हो गया था, लेकिन AMD की 7nm Rydragon 3000 श्रृंखला तक उपभोक्ता प्लेटफार्मों द्वारा इसका समर्थन नहीं किया गया था, और इससे पहले केवल सुपरकंप्यूटिंग, एंटरप्राइज-क्लास हाई-स्पीड स्टोरेज और नेटवर्क डिवाइस जैसे उत्पाद ही PCIe 4.0 तकनीक का उपयोग करते थे। हालांकि PCIe 4.0 तकनीक का अभी तक बड़े पैमाने पर उपयोग नहीं किया गया है, PCI-SIG संगठन लंबे समय से एक तेज़ PCIe 5.0 विकसित कर रहा है, जिसकी सिग्नल दर वर्तमान 16GT/s से बढ़कर 32GT/s हो गई है, बैंडविड्थ 128GB/s तक पहुंच सकती है, और संस्करण 0.9/1.0 विनिर्देश पूरा हो चुका है। PCIe 6.0 मानक पाठ का संस्करण v0.7 सदस्यों को भेजा जा चुका है, और मानक का विकास सही दिशा में चल रहा है। PCIe 6.0 की पिन दर को बढ़ाकर 64 GT/s कर दिया गया है, जो PCIe 3.0 से 8 गुना अधिक है, और x16 चैनलों में बैंडविड्थ 256GB/s से अधिक हो सकती है। दूसरे शब्दों में, PCIe 3.0 x8 की वर्तमान गति को प्राप्त करने के लिए केवल एक PCIe 6.0 चैनल की आवश्यकता होती है। v0.7 संस्करण की बात करें तो, PCIe 6.0 ने मूल रूप से घोषित अधिकांश विशेषताओं को प्राप्त कर लिया है, लेकिन बिजली की खपत में और सुधार किया गया है।मानक में L0p पावर कॉन्फ़िगरेशन गियर को हाल ही में शामिल किया गया है। 2021 में घोषणा के बाद, PCIe 6.0 व्यावसायिक रूप से 2023 या 2024 में ही उपलब्ध हो पाएगा। उदाहरण के लिए, PCIe 5.0 को 2019 में मंजूरी मिली थी, और इसके अनुप्रयोग के मामले अब सामने आए हैं।

पिछले मानक विनिर्देशों की तुलना में, PCIe 4.0 विनिर्देश अपेक्षाकृत देर से आए। PCIe 3.0 विनिर्देश 2010 में पेश किए गए थे, जो PCIe 4.0 के आने के 7 साल बाद था, इसलिए PCIe 4.0 विनिर्देशों का जीवनकाल छोटा हो सकता है। विशेष रूप से, कुछ विक्रेताओं ने PCIe 5.0 PHY भौतिक परत उपकरणों को डिजाइन करना शुरू कर दिया है।

PCI-SIG संगठन का मानना ​​है कि ये दोनों मानक कुछ समय तक साथ-साथ मौजूद रहेंगे। PCIe 5.0 मुख्य रूप से उच्च प्रदर्शन वाले उपकरणों के लिए उपयोग किया जाता है, जिनमें उच्च थ्रूपुट की आवश्यकता होती है, जैसे कि AI के लिए GPU, नेटवर्क उपकरण आदि। इसका अर्थ है कि PCIe 5.0 डेटा सेंटर, नेटवर्क और HPC वातावरण में अधिक प्रचलित होने की संभावना है। डेस्कटॉप जैसे कम बैंडविड्थ की आवश्यकता वाले उपकरण PCIe 4.0 का उपयोग कर सकते हैं।

PCIe 5.0 के लिए, सिग्नल दर को PCIe 4.0 के 16GT/s से बढ़ाकर 32GT/s कर दिया गया है, फिर भी 128/130 एन्कोडिंग का उपयोग किया जा रहा है, और x16 बैंडविड्थ को 64GB/s से बढ़ाकर 128GB/s कर दिया गया है।

बैंडविड्थ को दोगुना करने के अलावा, PCIe 5.0 अन्य बदलाव भी लाता है, जिसमें सिग्नल की अखंडता को बेहतर बनाने के लिए विद्युत डिजाइन में परिवर्तन, PCIe के साथ बैकवर्ड कम्पैटिबिलिटी और अन्य कई सुधार शामिल हैं। इसके अलावा, PCIe 5.0 को नए मानकों के साथ डिजाइन किया गया है जो लंबी दूरी पर लेटेंसी और सिग्नल क्षीणन को कम करते हैं।

PCI-SIG संगठन को उम्मीद है कि वह इस साल की पहली तिमाही में स्पेसिफिकेशन का 1.0 संस्करण पूरा कर लेगा, लेकिन वे मानक तो विकसित कर सकते हैं, पर टर्मिनल डिवाइस के बाजार में आने के समय को नियंत्रित नहीं कर सकते। उम्मीद है कि पहले PCIe 5.0 डिवाइस इसी साल लॉन्च होंगे और 2020 में और भी उत्पाद सामने आएंगे। हालांकि, उच्च गति की आवश्यकता ने मानक निकाय को PCI एक्सप्रेस की अगली पीढ़ी को परिभाषित करने के लिए प्रेरित किया। PCIe 5.0 का लक्ष्य कम से कम समय में मानक की गति को बढ़ाना है। इसलिए, PCIe 5.0 को बिना किसी अन्य महत्वपूर्ण नई सुविधाओं के, केवल PCIe 4.0 मानक की गति को बढ़ाने के लिए डिज़ाइन किया गया है।

उदाहरण के लिए, PCIe 5.0 PAM 4 सिग्नलों का समर्थन नहीं करता है और इसमें केवल वे नई सुविधाएँ शामिल हैं जिनकी आवश्यकता PCIe मानक को कम से कम समय में 32 GT/s का समर्थन करने में सक्षम बनाने के लिए होती है।

हार्डवेयर संबंधी चुनौतियाँ

पीसीआई एक्सप्रेस 5.0 को सपोर्ट करने वाले उत्पाद को तैयार करने में मुख्य चुनौती चैनल की लंबाई से संबंधित होगी। सिग्नल की दर जितनी तेज़ होगी, पीसी बोर्ड के माध्यम से प्रेषित सिग्नल की वाहक आवृत्ति उतनी ही अधिक होगी। दो प्रकार की भौतिक क्षति पीसीआई सिग्नल को प्रसारित करने की सीमा को सीमित करती है:

· 1. चैनल का क्षीणन

· 2. पिन, कनेक्टर, थ्रू-होल और अन्य संरचनाओं में प्रतिबाधा असंतुलन के कारण चैनल में होने वाले परावर्तन।

PCIe 5.0 विनिर्देश 16 GHz पर -36dB क्षीणन वाले चैनलों का उपयोग करता है। 16 GHz आवृत्ति 32 GT/s डिजिटल संकेतों के लिए Nyquist आवृत्ति को दर्शाती है। उदाहरण के लिए, जब PCIe5.0 सिग्नल शुरू होता है, तो इसका सामान्य पीक-टू-पीक वोल्टेज 800 mV हो सकता है। हालांकि, अनुशंसित -36dB चैनल से गुजरने के बाद, खुली आंख से इसकी समानता समाप्त हो जाती है। केवल ट्रांसमीटर आधारित इक्वलाइज़ेशन (डी-एक्सेंटुएटिंग) और रिसीवर इक्वलाइज़ेशन (CTLE और DFE का संयोजन) लागू करके ही PCIe5.0 सिग्नल सिस्टम चैनल से गुजर सकता है और रिसीवर द्वारा सटीक रूप से व्याख्या किया जा सकता है। PCIe 5.0 सिग्नल की न्यूनतम अपेक्षित आई हाइट 10mV (इक्वलाइज़ेशन के बाद) है। लगभग पूर्णतः निम्न-झिलमिलाहट वाले ट्रांसमीटर के साथ भी, चैनल का महत्वपूर्ण क्षीणन सिग्नल आयाम को उस बिंदु तक कम कर देता है जहां परावर्तन और क्रॉसस्टॉक के कारण होने वाले किसी भी अन्य प्रकार के सिग्नल नुकसान को कम किया जा सकता है ताकि सिग्नल की कार्यक्षमता को बहाल किया जा सके।