PCIe 5.0 विशिष्टताओं का परिचय

• PCIe 5.0 विशिष्टताओं का परिचय

PCIe 4.0 विनिर्देश 2017 में पूरा हो गया था, लेकिन यह AMD की 7nm Rydragon 3000 श्रृंखला तक उपभोक्ता प्लेटफार्मों द्वारा समर्थित नहीं था, और पहले केवल सुपरकंप्यूटिंग, एंटरप्राइज़-क्लास हाई-स्पीड स्टोरेज और नेटवर्क डिवाइस जैसे उत्पाद PCIe 4.0 तकनीक का उपयोग करते थे।हालाँकि PCIe 4.0 तकनीक को अभी तक बड़े पैमाने पर लागू नहीं किया गया है, PCI-SIG संगठन लंबे समय से तेज़ PCIe 5.0 विकसित कर रहा है, सिग्नल दर वर्तमान 16GT/s से दोगुनी होकर 32GT/s हो गई है, बैंडविड्थ 128GB/ s, और संस्करण 0.9/1.0 विनिर्देश पूरा हो चुका है।PCIe 6.0 मानक पाठ का v0.7 संस्करण सदस्यों को भेज दिया गया है, और मानक का विकास ट्रैक पर है।PCIe 6.0 की पिन दर 64 GT/s तक बढ़ा दी गई है, जो PCIe 3.0 से 8 गुना है, और x16 चैनलों में बैंडविड्थ 256GB/s से बड़ी हो सकती है।दूसरे शब्दों में, PCIe 3.0 x8 की वर्तमान गति को प्राप्त करने के लिए केवल एक PCIe 6.0 चैनल की आवश्यकता होती है।जहां तक ​​v0.7 का सवाल है, PCIe 6.0 ने मूल रूप से घोषित अधिकांश सुविधाओं को हासिल कर लिया है, लेकिन बिजली की खपत में अभी भी और सुधार हुआ हैd, और मानक ने हाल ही में L0p पावर कॉन्फ़िगरेशन गियर पेश किया है।बेशक, 2021 में घोषणा के बाद, PCIe 6.0 जल्द से जल्द 2023 या 2024 में व्यावसायिक रूप से उपलब्ध हो सकता है।उदाहरण के लिए, PCIe 5.0 को 2019 में अनुमोदित किया गया था, और अब केवल आवेदन के मामले हैं

पिछले मानक विनिर्देशों की तुलना में, PCIe 4.0 विनिर्देश अपेक्षाकृत देर से आए।PCIe 3.0 विनिर्देशों को PCIe 4.0 की शुरुआत के 7 साल बाद 2010 में पेश किया गया था, इसलिए PCIe 4.0 विनिर्देशों का जीवन छोटा हो सकता है।विशेष रूप से, कुछ विक्रेताओं ने PCIe 5.0 PHY भौतिक परत उपकरणों को डिज़ाइन करना शुरू कर दिया है।

PCI-SIG संगठन को उम्मीद है कि दोनों मानक कुछ समय के लिए एक साथ मौजूद रहेंगे, और PCIe 5.0 का उपयोग मुख्य रूप से उच्च थ्रूपुट आवश्यकताओं वाले उच्च-प्रदर्शन वाले उपकरणों के लिए किया जाता है, जैसे AI, नेटवर्क डिवाइस आदि के लिए GPU, जिसका अर्थ है कि PCIe 5.0 है डेटा सेंटर, नेटवर्क और एचपीसी वातावरण में प्रदर्शित होने की अधिक संभावना है।कम बैंडविड्थ आवश्यकताओं वाले उपकरण, जैसे डेस्कटॉप, PCIe 4.0 का उपयोग कर सकते हैं।

PCIe 5.0 के लिए, सिग्नल दर को PCIe 4.0's 16GT/s से बढ़ाकर 32GT/s कर दिया गया है, अभी भी 128/130 एन्कोडिंग का उपयोग किया जा रहा है, और x16 बैंडविड्थ को 64GB/s से बढ़ाकर 128GB/s कर दिया गया है।

बैंडविड्थ को दोगुना करने के अलावा, PCIe 5.0 अन्य बदलाव लाता है, सिग्नल अखंडता में सुधार के लिए विद्युत डिजाइन को बदलता है, PCIe के साथ बैकवर्ड संगतता, और बहुत कुछ।इसके अलावा, PCIe 5.0 को नए मानकों के साथ डिज़ाइन किया गया है जो लंबी दूरी पर विलंबता और सिग्नल क्षीणन को कम करता है।

PCI-SIG संगठन को इस वर्ष Q1 में विनिर्देश के 1.0 संस्करण को पूरा करने की उम्मीद है, लेकिन वे मानक विकसित कर सकते हैं, लेकिन टर्मिनल डिवाइस को बाजार में कब पेश किया जाएगा, इस पर वे नियंत्रण नहीं कर सकते हैं, और यह उम्मीद की जाती है कि पहला PCIe 5.0 उपकरण इस वर्ष शुरू होंगे, और अधिक उत्पाद 2020 में दिखाई देंगे। हालाँकि, उच्च गति की आवश्यकता ने मानक निकाय को पीसीआई एक्सप्रेस की अगली पीढ़ी को परिभाषित करने के लिए प्रेरित किया।PCIe 5.0 का लक्ष्य कम से कम समय में मानक की गति को बढ़ाना है।इसलिए, PCIe 5.0 को बिना किसी अन्य महत्वपूर्ण नई सुविधाओं के केवल PCIe 4.0 मानक तक गति बढ़ाने के लिए डिज़ाइन किया गया है।

उदाहरण के लिए, PCIe 5.0 PAM 4 सिग्नलों का समर्थन नहीं करता है और इसमें केवल PCIe मानक को कम से कम संभव समय में 32 GT/s का समर्थन करने में सक्षम करने के लिए आवश्यक नई सुविधाएँ शामिल हैं।

हार्डवेयर चुनौतियाँ

पीसीआई एक्सप्रेस 5.0 का समर्थन करने के लिए उत्पाद तैयार करने में प्रमुख चुनौती चैनल की लंबाई से संबंधित होगी।सिग्नल दर जितनी तेज़ होगी, पीसी बोर्ड के माध्यम से प्रसारित सिग्नल की वाहक आवृत्ति उतनी ही अधिक होगी।दो प्रकार की भौतिक क्षति उस सीमा को सीमित करती है जिस तक इंजीनियर पीसीआई सिग्नल का प्रचार कर सकते हैं:

· 1. चैनल का क्षीणन

· 2. पिन, कनेक्टर, थ्रू-होल और अन्य संरचनाओं में प्रतिबाधा असंतोष के कारण चैनल में होने वाले प्रतिबिंब।

PCIe 5.0 विनिर्देश 16 GHz पर -36dB क्षीणन वाले चैनलों का उपयोग करता है।16 गीगाहर्ट्ज़ आवृत्ति 32 जीटी/एस डिजिटल सिग्नल के लिए नाइक्विस्ट आवृत्ति का प्रतिनिधित्व करती है।उदाहरण के लिए, जब PCIe5.0 सिग्नल शुरू होता है, तो इसमें 800 mV का सामान्य पीक-टू-पीक वोल्टेज हो सकता है।हालाँकि, अनुशंसित -36dB चैनल से गुजरने के बाद, खुली आँख से कोई भी समानता खो जाती है।केवल ट्रांसमीटर आधारित इक्वलाइजेशन (डी-एक्सेंचुएटिंग) और रिसीवर इक्वलाइजेशन (CTLE और DFE का संयोजन) लागू करके PCIe5.0 सिग्नल सिस्टम चैनल से गुजर सकता है और रिसीवर द्वारा इसकी सटीक व्याख्या की जा सकती है।PCIe 5.0 सिग्नल की न्यूनतम अपेक्षित आंख की ऊंचाई 10mV (समीकरण के बाद) है।यहां तक ​​कि लगभग पूर्ण कम-घबराने वाले ट्रांसमीटर के साथ भी, चैनल का महत्वपूर्ण क्षीणन सिग्नल आयाम को उस बिंदु तक कम कर देता है जहां प्रतिबिंब और क्रॉसस्टॉक के कारण किसी अन्य प्रकार की सिग्नल क्षति को आंख को बहाल करने के लिए बंद किया जा सकता है।